首页> 外文OA文献 >Loop Scheduling with Complete Memory Latency Hiding on Multi-core Architecture

【2h】

Loop Scheduling with Complete Memory Latency Hiding on Multi-core Architecture

机译：基于多核架构的完整内存延迟的循环调度

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Chun Xue; Zili Shao; Meilin Liu; Meikang Qiu; Edwin H. -m. Sha;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Iterational Retiming with Partitioning: Loop Scheduling with Complete Memory Latency Hiding [J] . CHUN JASON XUE, JINGTONG HU, ZILI SHAO, ACM Transactions on Embedded Computing Systems . 2010,第3期

机译：带分区的迭代重定时：具有完整内存延迟隐藏的循环调度
2. Energy-Aware Loop Scheduling and Assignment for Multi-Core, Multi-Functional-Unit Architecture [J] . Meikang Qiu, Meiqin Liu, Hao Li, Journal of signal processing systems for signal, image, and video technology . 2009,第3期

机译：多核，多功能单元架构的能量感知环路调度和分配
3. Minimizing write operation for multi-dimensional DSP applications via a two-level partition technique with complete memory latency hiding [J] . Wang Yan, Li Kenli, Li Keqin Journal of systems architecture . 2015,第2期

机译：通过两级分区技术将多维DSP应用程序的写操作减至最少，并具有完整的存储器等待时间隐藏
4. Loop Scheduling with Complete Memory Latency Hiding on Multi-core Architecture [C] . Chun Xue, Zili Shao, Meilin Liu, . 2006

机译：隐藏在多核体系结构上的具有完整内存延迟的循环调度
5. Adaptive dynamic scheduling of FFT on hierarchical memory and multi-core architectures [D] . Ali, Ayaz 2008

机译：分层内存和多核架构上的FFT自适应动态调度
6. Energy Efficient Real-Time Scheduling Using DPM on Mobile Sensors with a Uniform Multi-Cores [O] . Youngmin Kim, Ki-Seong Lee, Chan-Gun Lee 2017

机译：在具有统一多核的移动传感器上使用DPM进行能源高效的实时调度
7. Loop scheduling with complete memory latency hiding on multi-core architecture [O] . Xue, C, Shao, Z, Liu, M, 2006

机译：隐藏在多核体系结构上的具有完整内存延迟的循环调度

Loop Scheduling with Complete Memory Latency Hiding on Multi-core Architecture

著录项

引文网络

相似文献

相关主题

期刊订阅